本科畢業(yè)設計論文開(kāi)題報告
學(xué)位論文題目雙通道250MSPS數字示波器的時(shí)基控制與插值實(shí)現
學(xué)位論文題目來(lái)源： √1.科研 2.生產(chǎn) 3.教學(xué)（含實(shí)驗） 4.其它
學(xué)位論文成果形式： 1.硬件 √2.硬件+軟件 3.軟件 4.純論文
學(xué)位論文研究?jì)热荩?/strong>
1．研究現狀及發(fā)展態(tài)勢
2012年4月13日，安捷倫推出業(yè)界最高帶寬的微波M波段實(shí)時(shí)示波器，其帶寬高達63 GHz ，實(shí)時(shí)采樣率高達160GSa/s。而示波器的發(fā)展正是向高帶寬高采樣速率多方面發(fā)展。
示波器行業(yè)的發(fā)展趨勢可以是發(fā)展混合信號示波器、從并行測量發(fā)展到串行測量、功能強大的便攜式示波器/定制通用示波器。
時(shí)基是示波器顯示波形的時(shí)域度量基準，通常表示的時(shí)示波器上橫軸一大格波形所占據的時(shí)間。時(shí)基決定了示波器相對采樣率的大小。所謂相對采樣率，就是經(jīng)過(guò)處理，把采到的數據送顯示所需要的采樣率。在一定程度上決定了示波器顯示波形與原波形的相符合程度。在時(shí)基檔過(guò)小，示波器中所采集到的點(diǎn)不足以進(jìn)波形顯示時(shí)，就需要采用插值的方法在兩個(gè)實(shí)際采樣點(diǎn)間插入一個(gè)或多個(gè)點(diǎn)來(lái)重建波形。時(shí)基和插值影響了示波器信號的采集及顯示，在示波器設計中具有很重要的地位。
目前插值算法主要有正弦插值和線(xiàn)性插值，這對不同波形選取合適的插值算法和適合的差值參數可以有效的改善波形恢復的誤差過(guò)大問(wèn)題，達到所希望的精度。比如當原始波形是正弦波時(shí)正弦插值的效果比較好，而方波和三角波則是線(xiàn)性插值的效果較好。但傳統方法大都采用的正弦內插方式存在兩種不足，一是存在頻譜泄漏現象，插值之后的波形存在失真，影響波形觀(guān)察；二是其運算量巨大，這使得示波器系統處理速度變慢。
未來(lái)應該改進(jìn)傳統插值算法的性能及運算速度，設計新式的插值算法，比如目前有的采用濾波方式實(shí)現插值，能夠有效減少頻譜泄露對觀(guān)察波形的影響，同時(shí)將該算法設計在FPGA中，利用FPGA豐富的邏輯資源、快速的運算速度和靈活的可重構性，是數據處理的速度得到極大提高。
2．選題依據及意義
模數轉換器即A/D轉換器，或簡(jiǎn)稱(chēng)ADC，通常是指一個(gè)將模擬信號轉變?yōu)閿底中盘柕碾娮釉�。通常的模數轉換器是將一個(gè)輸入電壓信號轉換為一個(gè)輸出的數字信號。
數字信號處理器（DSP）作為一種可編程專(zhuān)用芯片，是數字信號處理理論實(shí)用化過(guò)程的重要技術(shù)工具，在語(yǔ)音處理、圖像處理等技術(shù)領(lǐng)域得到了廣泛的應用。
本畢業(yè)設計課題屬于軟硬件結合的內容。系統通過(guò)ADC將經(jīng)過(guò)調理通道調理后的模擬信號轉換成數字信號，然后送至FPGA，并在其中實(shí)現硬件實(shí)時(shí)處理（如抽點(diǎn)、峰值檢測、觸發(fā)與存儲控制等），最后把采樣數據送至DSP中作進(jìn)一步的數據處理（如軟件抽點(diǎn)、插值和數據顯示控制等）以完成數據采集功能。時(shí)基控制是完成對采集后的數據進(jìn)行相應的處理，使得能夠滿(mǎn)足用戶(hù)設定的波形觀(guān)測要求。而插值就是在快時(shí)基檔位時(shí)，用于彌補低采樣率帶來(lái)的不足，使得能較為正確觀(guān)測波形。
為此，對整個(gè)示波器的設計而言，時(shí)基控制與插值實(shí)現擁有舉足輕重的地位，它對硬件的處理進(jìn)行相應的控制，使硬件部分得以順利運行，然后送入軟件進(jìn)行插值等后續工作。
3．課題研究?jì)热?/strong>
具體而言，包括以下內容：
�。�1）熟悉ADC、FPGA、DSP的數據采集平臺。
�。�2）熟悉數字示波器的時(shí)基控制和插值基本原理，并在平臺上實(shí)現。
�。�3）應用VerilogHDL編寫(xiě)FPGA相應硬件代碼并用C編寫(xiě)DSP相應代碼。
�。�4）完成相應軟硬件代碼的設計、仿真和調試。
4. 擬解決的關(guān)鍵問(wèn)題和最終目標，以及擬采取的主要理論、技術(shù)路線(xiàn)和實(shí)施方案等
示波器硬件系統主要由ADC、FPGA和DSP以及它們周邊的一系列器件構成。FPGA是數據采集系統的核心，它的可編程功能和靈活性使其能夠滿(mǎn)足系統具體功能設計。在DSP的控制下，FPGA實(shí)現了采集，觸發(fā)，接口等功能。而DSP強大的數據理功能決定了其數據處理系統核心的地位。
DSP通過(guò)對FPGA的控制來(lái)采集數據并從FPGA獲得數據的.過(guò)程稱(chēng)為數據采集，但采集來(lái)的數據并不能直接送去顯示，而將采得的數據轉化為可以被用戶(hù)接收的數據的過(guò)程稱(chēng)為數據處理。
示波器的時(shí)基范圍為5ns/Div至50s/Div，按1，2，5的步進(jìn)遞增。Div為屏幕上的一格，包含了25個(gè)像素，也就是25個(gè)數據才能夠顯示一格的波形。這樣，根據時(shí)基檔位，我們可以得出各時(shí)基下的相對采樣率，
內插算法有線(xiàn)性插值、正弦插值、立方插值等。在DSO示波器中普遍采用的有線(xiàn)性插值和正弦插值。
線(xiàn)性插值：插值時(shí)在相鄰兩個(gè)采樣點(diǎn)之間用直線(xiàn)連接，這種方法就是線(xiàn)性插值。只要各采樣點(diǎn)之間距離得很近，用這種方法就能獲得足夠好的重建波形。線(xiàn)性插值就是按照等差數列的方式，在兩個(gè)采樣點(diǎn)之間進(jìn)行等距離插值。兩個(gè)采樣點(diǎn) m0，m1 之間插入 k 個(gè)點(diǎn)的數學(xué)模型如下：
y1=m0+1/(k+1)*(m1-m0) …… yk=m0+k/(k+1)*(m1-m0)
由此可得到第 i 個(gè)點(diǎn)的線(xiàn)性插值公式：
yi=m0+i/(k+1)*(m1-m0) (i的取值范圍1~k)
正弦插值：如果對原信號采樣時(shí)滿(mǎn)足奈奎斯特抽樣定理，即抽樣頻率 f（或 Ωs）大于等于兩倍信號譜的最高頻率 f（或 Ω），則可由抽樣信號不失真的重建原信號 x(t)。
使用正弦插值時(shí)，即使是在每?jì)蓚�(gè)采樣點(diǎn)之間插入25 個(gè)點(diǎn)的情況下，我們采用4 個(gè)采樣點(diǎn)進(jìn)行計算也能得到比效理想的波形恢復效果。因而出于運算速度，代碼長(cháng)度和波形恢復效果上的綜合考慮，在設計中，我們使用正弦插值運算時(shí)都是采用4 個(gè)采樣點(diǎn)進(jìn)行運算。最終實(shí)現時(shí)采用的正弦插值公式如式
設計DSP采用的軟件開(kāi)發(fā)平臺為Visual DSP++，能夠支持ADI公司生產(chǎn)的SHARC、TigerSHARC和Blackfin系列處理器，編程語(yǔ)言有匯編語(yǔ)言，C/C++，并有優(yōu)化編譯功能。除了匯編器和鏈接器，其還帶有調試環(huán)境IDDE。
除了常規的調試手段，Visual DSP++還能調出存儲區的圖像，這對于圖像顯示的調試大有幫助。此外，Visual DSP++也能調出數據區的數據并自動(dòng)生成波形，調試時(shí)就能更直觀(guān)地觀(guān)察數據區的變化。
Visual DSP++還有source control功能，也就是源程序管理功能，可以實(shí)現多機協(xié)同工作。其方法是以一臺計算機為服務(wù)器，將所有源代碼存于服務(wù)器上，其他計算機通過(guò)source control功能與服務(wù)器連接，其他機器對源代碼的修改都可以保存于服務(wù)器上，這樣就可以實(shí)現多人協(xié)同開(kāi)發(fā)一個(gè)工程，加快軟件開(kāi)發(fā)進(jìn)度。
�。担撐奶厣騽�(chuàng )新點(diǎn)
本課題是軟硬件結合的設計，對采集后的數據進(jìn)行相應的實(shí)時(shí)處理控制，且在DSP中作進(jìn)一步插值等處理，使得整個(gè)示波器系統能夠順暢地運行。通過(guò)這個(gè)畢業(yè)設計，能夠基本了解示波器的基本原理，對示波器有個(gè)基本的認識，對模塊化設計有了基本了解，為以后的學(xué)習生活打下基礎。
導師審查意見(jiàn)
簽名：電子科技大學(xué)
日期： 年 月 日
【本科畢業(yè)設計論文開(kāi)題報告】相關(guān)文章：
關(guān)于畢業(yè)設計論文開(kāi)題報告03-21
有關(guān)于畢業(yè)設計論文開(kāi)題報告03-22
建筑工程畢業(yè)設計論文開(kāi)題報告范文01-26