高穩定度鎖相環(huán)設計探討論文
【摘要】在當前形勢下，隨著(zhù)通信及電子系統的發(fā)展，鎖相環(huán)電路廣泛應用于廣播通信、頻率合成、自動(dòng)控制及時(shí)鐘同步等技術(shù)領(lǐng)域。鎖相環(huán)電路是無(wú)線(xiàn)收發(fā)系統的重要組成部分，為適應無(wú)線(xiàn)通信技術(shù)的進(jìn)步，近年來(lái)發(fā)展十分迅速。本文介紹一種高穩定度和相位噪聲的鎖相環(huán)設計，其包括器件的選取、環(huán)路的設計、軟件的編寫(xiě)以及電路的測試和應該注意的問(wèn)題。
【關(guān)鍵詞】鎖相環(huán)；高穩定度；相位噪聲
一、引言
本文介紹一種高穩定度和相位噪聲的鎖相環(huán)設計，適用于對頻率源指標要求較高，鎖定時(shí)間要求較低的場(chǎng)合，而且相對于單個(gè)高穩定度和相位噪聲的頻率源來(lái)說(shuō)成本較低。
鎖相環(huán)電路是一種以消除頻率誤差為目的的反饋控制電路，它的基本原理是利用相位誤差電壓取消除頻率誤差，所以當電路達到平衡之后，雖然有剩余相位誤差存在，但頻率誤差可以降低到零，從而實(shí)現無(wú)頻差的頻率跟蹤和相位跟蹤。而且鎖相環(huán)電路還具有科研不用電感線(xiàn)圈、易于集成化、性能優(yōu)越等許多有點(diǎn)，因此廣泛用于通信、雷達、制導、導航、儀表和電機都方面。
圖1是一個(gè)鎖相環(huán)的構成框圖，PLL電路基本上由下述三大部分組成：
鑒相器鑒相器用于檢測兩個(gè)輸入信號的相位差；環(huán)路濾波器是將鑒相器輸出含有紋波的電流信號平均化，將此變換為交流成分少的直流信號的低通濾波器。環(huán)路濾波器除濾除紋波功能外，還有一種重要作用，即決定穩定進(jìn)行PLL環(huán)路控制的傳輸特性；壓控振蕩器就是用輸入直流信號控制振蕩頻率，他是一種可變頻率振蕩器。
隨著(zhù)電子技術(shù)的發(fā)展，要求信號的頻率越來(lái)越穩定，一般的振蕩器已經(jīng)不能滿(mǎn)足要求，于是出現了高準確度和高穩定度的時(shí)鐘振蕩源。但是高穩定度的時(shí)鐘振蕩源價(jià)格比較昂貴，對于成本的節約上有很大的限制。于是利用鎖相環(huán)技術(shù)產(chǎn)生高精度高穩定度的頻率源應運而生，只需要一個(gè)成本不高的時(shí)鐘源和一個(gè)高穩晶振就可以實(shí)現高精度和高穩定度的時(shí)鐘頻率輸出，圖2是一個(gè)高穩定度鎖相環(huán)的框圖電路。
二、電路框圖
本文利用的是單片機STC12C5410AD和鑒相器芯片ADF4001以及一個(gè)高穩壓控晶振實(shí)現鎖相環(huán)電路，電路框圖如圖3所示。
1.器件選擇
單片機用普通的單片機即可，本設計使用的是STC系列單片機，也可以使用51系列的單片機；ADF4001是AD公司的一款鑒相器芯片，最大輸出頻率可到200MHz，它內部含有一個(gè)13位、一個(gè)14位的分頻器，可以對輸入頻率進(jìn)行分頻，使鑒相頻率一致；高穩定度的壓控晶振可以自己選擇，適合自己要求的，表1是我們自己選擇的恒溫晶振部分指標。
2.環(huán)路設計
環(huán)路濾波器的設計是鎖相環(huán)的重點(diǎn)，它決定了鎖相環(huán)的指標好壞。環(huán)路濾波器的設計關(guān)鍵在環(huán)路帶寬上，環(huán)路帶寬會(huì )影響鎖定時(shí)間、相位噪聲和短穩等指標。環(huán)路帶寬與鎖定時(shí)間成反比關(guān)系；大于環(huán)路帶寬部分的相位噪聲由晶振決定，小于環(huán)路帶寬部分的相位噪聲由參考信號決定。環(huán)路濾波器的設計方法比較多，各有優(yōu)勢，下面是本設計采用的參數計算方法，環(huán)路帶寬設置為0.5Hz、相位裕度45°，鑒相頻率100kHz。采用三階無(wú)源濾波器。圖4是我們的三階無(wú)源濾波器電路。
首先已知相位裕度φ、參考頻率fc、鑒相頻率fcomp、壓控靈敏度Kv、鑒相靈敏度Kφ、輸出頻率fout、時(shí)間常數T31（取0到1之間）。
根據以上公式和已知條件，即可計算除電路中各個(gè)元器件的'值。當然這只是一種環(huán)路濾波器的計算方法，也可以使用AD公司提供的ADIsimPLL軟件進(jìn)行計算，各有優(yōu)缺點(diǎn)。
一般環(huán)路濾波器首選無(wú)源濾波器，因為無(wú)源濾波器相對于有源濾波器來(lái)說(shuō)，引入的相位噪聲更小一點(diǎn)。除非壓控電壓超出了無(wú)源濾波器的輸出電壓范圍，我們才選擇有源濾波器。
3.注意問(wèn)題
�。�1）電源
因為我們使用的是高靈敏度的壓控晶振，對電壓特別敏感，所以在處理電源濾波上要非常到位，特別是ADF4001的供電電壓必須適用穩定度高的穩壓器，因為供電電壓直接影響器件內部電荷泵的電流，從而影響環(huán)路輸出電壓，導致晶振輸出穩定度變差。我們在鑒相器電源引腳一次放置0.1uF、0.01uF、100pF的電容，最大限度濾除電源線(xiàn)上的干擾。還在電源線(xiàn)上串一個(gè)小電阻，進(jìn)一步對噪聲進(jìn)行隔離。
�。�2）VCO的輸出功率分配
VCO的輸出通過(guò)一個(gè)簡(jiǎn)單的電阻網(wǎng)絡(luò )，將各個(gè)端口匹配到50歐姆，如圖所示，利用三個(gè)18歐姆的電阻組成的T型網(wǎng)絡(luò )完成。這樣做會(huì )使B點(diǎn)和C點(diǎn)的功率比A點(diǎn)的功率低6dB，設計中應該注意。圖5是輸出功率的電阻分配圖。
總之，要取得良好的相位噪聲和短穩，要在各個(gè)方面進(jìn)行改進(jìn)，還應該注意以下的問(wèn)題：
1）PLL芯片工作的電源紋波足夠低——不會(huì )惡化噪聲基底
2）PLL芯片的RF反饋輸入（VCO的輸出）具有合適的驅動(dòng)能力——不容許計數器錯誤計數
3）PLL芯片的REF參考輸入具有合適的驅動(dòng)能力——不容許計數器錯誤。
4）PLL環(huán)路濾波器的電阻不會(huì )增加任何額外噪聲——不高于熱噪聲
5）VCO的工作電壓紋波足夠小——不會(huì )惡化由于頻率牽引引起的相位噪聲。
6）環(huán)路濾波器屏蔽足夠好——VCO控制線(xiàn)上不會(huì )串入其他干擾信號，防止來(lái)源于數字電路的窄脈沖信號出現在濾波器的輸入端并直接耦合到輸出端。
三、測試結果
經(jīng)過(guò)不斷的調試，測試結果如表2
由測試結果科研看出，經(jīng)過(guò)鎖相環(huán)之后，穩定度和相位噪聲的指標跟晶振的指標基本一致，改善了時(shí)鐘源的指標。
四、結束語(yǔ)
本文所設計的高穩定度和相位噪聲的鎖相環(huán)設計，適用于對頻率源指標要求較高，鎖定時(shí)間要求較低的場(chǎng)合，而且相對于單個(gè)高穩定度和相位噪聲的頻率源來(lái)說(shuō)成本較低。由于本人水平有限以及研究場(chǎng)合等因素制約，難免會(huì )存在一些瑕疵，仍需近深入研究，來(lái)實(shí)現進(jìn)一步的完善和提高。
參考文獻
姜艷波，等編著(zhù).穩態(tài)電路與鎖相環(huán)電路實(shí)例——CMOS數字集成電路應用百例.化學(xué)工業(yè)出版社，2009—05.
黃智偉.鎖相環(huán)與頻率合成器電路設計.西安電子科技大學(xué)出版社，2008—10.
F.M.Gardner，Phaselock Techniques，2nd ed.，Wiley，New York，1979.
【高穩定度鎖相環(huán)設計探討論文】相關(guān)文章：
高穩定度半導體激光器恒電流研究論文10-26
庭院設計探討論文11-11
標志色彩設計探討的論文11-10
邊坡工程穩定性探討論文范本05-20
高鐵工程物資采購管理探討論文12-19
車(chē)輛造型設計探討論文11-10
高填方路基施工管理技術(shù)探討論文12-21